TSV는 실리콘 웨이퍼를 관통하는 미세 홀(Via)을 형성한 후, 홀 내부에 전도성 물질을 충진시켜 칩 내부에 직접적인 전기적 연결통로를 확보하는 패키징(Packaging)기술입니다.
위드멤스는 Si DRIE, Cu Via Fill 도금기술, 범핑기술, RDL박막층 형성, CMP연마기술을 통해 다양한 기능성 Substrate 및 Interposer 제작을 위한 응용기술을 확보하고 있습니다.
Features
· Via Aspect Ratio 5 : 1 Cu Void Free
· Pattern 치수 정밀도 : ± 2um 이내 (Special ± 1um)
· Pattern Line Pitch 최소 35um 가능 (Special 11um Pitch)
Application
· MEMS Substrate, 절연층을 이용한 Interposer, Space Transformer, etc
